RANGKAIAN 4.3 FIXED-BIAS CIRCUIT

4.3 FIXED-BIAS CIRCUIT

 Rangkaian bias tetap pada Gambar 4.2 memberikan pengantar bias bias yang relatif mudah dan sederhana. Meskipun jaringan menggunakan transistor npn, persamaan dan perhitungannya berlaku sama baiknya dengan konfigurasi transistor pnp hanya dengan mengubah semua arah arus dan polaritas voltase. Arah arus pada Gambar 4.2 adalah arah arus aktual, dan voltasenya ditentukan oleh notasi double-subscript standar. Untuk analisis dc, jaringan dapat diisolasi dari level ac yang ditunjukkan dengan mengganti kapasitor dengan opencircuit equivalent.                                                                                                                                                                                                                                               

Gambar 4.2

          Selain itu, suplai dc VCC dapat dipisahkan menjadi dua persediaan (hanya untuk keperluan analisis) seperti yang ditunjukkan pada Gambar 4.3 untuk memungkinkan pemisahan sirkuit input dan output. Hal ini juga mengurangi keterkaitan antara keduanya ke arus basis IB. Pemisahan ini tentu saja berlaku, seperti yang kita catat pada Gambar 4.3 bahwa VCC terhubung langsung ke RB dan RC seperti pada Gambar 4.2

 Gambar 4.3

 Forward Bias of Base–Emitter

+ VCC - IBRB + VBE = 0 

 Collector–Emitter Loop

                                                                          Ic = Ib B 

                                                              VCE + IcRc - Vcc = 0

                                                                  Vce = Vcc - IcRc 

                                                                     Vce = Vc - Ve 

                                                                        Vce = Vc 

                                                                    Vbe = Vb - Ve 

                                                                         Vbe = Vb

 Transistor Saturation

Load-line Analysis

Load-Line Analysis